低温等离子体光谱诊断系列第二篇：芯片制造的"雕刻师"丨低温等离子体在半导体中的应用（上）
上篇，我们认识了低温等离子体这 "物质第四态"一种 "电子温度高、气体温度低" 的非热平衡电离气体，并梳理了它的几种主要产生方式。了解了 "它是什么、如何产生"，下一个问题自然是：它在芯片制造中究竟扮演什么角色？
事实上，低温等离子体是半导体制造中应用最广泛的工艺手段之一：借助其中的活性粒子刻蚀、沉积以及晶圆清洗与表面改性，贯穿了先进制程的多个核心环节。
那么，低温等离子体如何在纳米尺度上实现这些工艺？它的 "非热平衡" 特性，又如何在不损伤晶圆的前提下完成高活性的表面反应？
本篇，我们将结合芯片制造的实际工序，具体介绍低温等离子体在半导体领域的应用。
1.低温等离子体：半导体制造的核心技术
如果说半导体制造是现代工业的皇冠，那么低温等离子体技术就是这顶皇冠上最璀璨的明珠。从一颗沙子到一枚芯片，需要经过数百道工序，其中超过三分之一的工序直接使用等离子体技术。
为什么半导体制造如此依赖低温等离子体？答案在于低温等离子体独特的"非热平衡"特性：电子温度高达数万摄氏度，能够高效地分解气体分子、产生高活性的自由基和离子。而气体温度却接近室温，不会对晶圆和器件造成热损伤。这种"高活性、低温度"的完美结合，使得低温等离子体能够在温和的条件下完成传统化学方法难以实现的精细加工。
半导体制造中的等离子体工艺主要包括四大类：刻蚀、沉积、清洗和表面处理。本篇先介绍前两类—刻蚀和沉积。
图1：低温等离子体工艺四大类示意图
2.低温等离子体刻蚀：芯片图案的"雕刻刀"
刻蚀是半导体制造中最关键的工艺之一，其任务是将光刻胶上定义的图案精确地转移到下方的薄膜材料上。随着芯片制程从微米级发展到如今的3nm、2nm，刻蚀工艺的精度要求达到了原子级。
2.1 从湿法刻蚀到干法刻蚀
早期的半导体制造使用湿法刻蚀，即利用化学溶液腐蚀薄膜。湿法刻蚀即各向同性腐蚀（横向钻蚀），无法实现精细的图案转移。当器件尺寸缩小到微米级以下时，湿法刻蚀已无法满足要求。
2.2反应离子刻蚀（RIE）
反应离子刻蚀是最基本的低温等离子体刻蚀方式，通常采用电容耦合等离子体（CCP）结构。
工作原理：在低气压反应腔中通入刻蚀气体（如CF₄、Cl₂、HBr等），射频电源在电极之间产生等离子体。等离子体中的电子碰撞分解气体分子，产生各种活性自由基（如F*、Cl*、Br*）和离子。晶圆放置在接地电极或射频偏置电极上，离子在鞘层电场中被加速，垂直轰击晶圆表面。
刻蚀过程是物理和化学的协同作用：
物理作用：高能离子轰击表面，打破表面化学键，溅射去除表面原子，同时为化学反应提供能量。
化学作用：活性自由基与表面材料反应，生成挥发性产物（如SiF₄、SiCl₄等），被真空泵抽走。
离子轰击的方向性使得刻蚀主要在垂直方向进行，实现各向异性。
图2：反应离子刻蚀（RIE）工作原理图
2.3电感耦合等离子体刻蚀（ICP）
随着器件尺寸进一步缩小，传统RIE的局限性逐渐显现：CCP结构中离子通量和离子能量耦合在一起，难以同时获得高刻蚀速率和低离子损伤
电感耦合等离子体（ICP）刻蚀解决了这一问题。ICP通过感应线圈将射频功率耦合到放电腔中，产生高密度等离子体（>10¹¹ cm⁻³）；同时在晶圆电极上施加独立的射频偏置，控制离子能量。这样，离子通量（由ICP源功率控制）和离子能量（由偏置功率控制）可以独立调节，实现了"高密度、低能量"的理想刻蚀条件。
ICP刻蚀特别适合：
高深宽比结构刻蚀（如3D NAND存储的深孔刻蚀，深宽比可达100:1以上）
低损伤刻蚀（如栅极刻蚀、 FinFET刻蚀）
高刻蚀速率工艺（如硅通孔TSV刻蚀）
2.4原子层刻蚀（ALE）
当器件尺寸进入亚-10nm时代，传统的连续低温等离子体刻蚀已经无法满足原子级精度的要求。原子层刻蚀（Atomic Layer Etching, ALE）应运而生。
ALE将刻蚀过程分解为两个自限制的半反应：
表面改性步骤：通入反应气体，使表面原子层形成易挥发的改性层（如氯化、氧化），实现原子层的反应。
去除步骤：用惰性气体离子或自由基将改性层去除，同样是自限制的，只去除改性层，不损伤下方材料。
通过交替进行这两个步骤，ALE可以实现原子级精度的刻蚀，每循环刻蚀厚度约0.1-1nm。ALE在FinFET、GAA（环绕栅极）等先进逻辑器件的制造中扮演着越来越重要的角色。
2.5典型刻蚀工艺与刻蚀气体
不同材料需要不同的刻蚀气体和工艺条件：
图3：典型刻蚀工艺与刻蚀气体图
3.低温等离子体沉积：薄膜的"建筑师"
如果说刻蚀是"减法"工艺，那么沉积就是"加法"工艺。半导体制造需要在晶圆上沉积各种功能薄膜，包括绝缘层、阻挡层、导电层、牺牲层等。低温等离子体技术在薄膜沉积中同样扮演着核心角色。
图4：半导体制造中的低温等离子体沉积示意图
3.1低温等离子体增强化学气相沉积（PECVD）
化学气相沉积（CVD）是通过气态前驱体在衬底表面发生化学反应生成薄膜的技术。传统的热CVD需要很高的衬底温度（通常>700℃），这会对器件造成热损伤，特别是在金属互连层之后的工艺中。
低温等离子体增强化学气相沉积（PECVD）利用低温等离子体中的高能电子分解前驱体气体，使得化学反应可以在较低的衬底温度（200-400℃）下进行。
应用：
前道工艺：栅氧化层、侧墙、停止层
后道工艺：层间介质（ILD）、钝化层、阻挡层
封装工艺：重布线层（RDL）介质、凸点下金属化（UBM）
3.2高密度低温等离子体化学气相沉积（HDPCVD）
随着器件尺寸缩小，对高深宽比间隙填充的要求越来越高。传统PECVD在填充窄间隙时容易产生空洞和缝隙。高密度等离子体CVD（HDPCVD）结合了沉积和溅射刻蚀，能够实现无空洞的高深宽比间隙填充。能够实现无空洞的高深宽比间隙填充。
HDPCVD通常使用ICP或电子回旋共振（ECR）低温等离子体源，在沉积的同时用Ar离子进行溅射，将顶部过多的沉积材料溅射掉，实现"自下而上"的填充。
3.3物理气相沉积（PVD）/溅射
物理气相沉积是通过物理方法（如蒸发、溅射）将材料从靶材转移到衬底表面形成薄膜的技术。在半导体制造中，溅射是最主要的PVD方式。
溅射原理：在真空腔中通入Ar气，施加射频或直流电压产生等离子体。Ar⁺离子在电场中加速，轰击靶材表面，将靶材原子溅射出来。溅射出来的原子在真空中飞行，沉积在晶圆表面形成薄膜。
应用：
金属互连：Al、Cu阻挡层和籽晶层
接触/通孔：Ti、TiN、Ta、TaN阻挡层
栅极：金属栅极、高k介质
封装：凸点下金属化、重布线金属层
为了改善高深宽比结构的台阶覆盖，发展了离子化金属等离子体（IMP）PVD技术，利用ICP将溅射原子电离，然后用偏置电场引导离子垂直进入深孔，实现底部优先沉积。
3.4原子层沉积（ALD）
原子层沉积是一种特殊的CVD技术，通过交替通入两种前驱体气体，利用自限制的表面化学反应实现原子层精度的薄膜沉积
虽然ALD本身不一定需要等离子体，但低温等离子体增强ALD（PEALD）利用氧等离子体、氢等离子体等作为反应源，可以在更低温度下实现更高质量的薄膜沉积。
应用：
原子级厚度控制精度（每循环约0.1nm）
极佳的台阶覆盖和共形性，即使在深宽比100:1的结构中也能均匀沉积
薄膜质量高，致密性好
ALD在先进制程中的应用越来越广泛，包括高k栅介质（HfO₂）、金属栅极、阻挡层、 spacer等。
4.小结
刻蚀和沉积是半导体制造中核心工艺，从微米级的RIE刻蚀到原子级的ALE，从PECVD到ALD，低温等离子体技术的进步始终推动着半导体制程。这些制程离不开对低温等离子体状态的精确控制。在下一篇文章中，我们将继续介绍低温等离子体清洗、表面处理等其他半导体应用。
